

PY32F005 系列数据手册

32 位 ARM[®] Cortex[®]-M0+ 微控制器



Puya Semiconductor (Shanghai) Co., Ltd.

产品特性

- 内核
 - 32 位 ARM® Cortex®-M0+
 - 最高 48 MHz 工作频率
- 存储器
 - 32 KB Flash 存储器
 - 3 KB SRAM
- 时钟系统
 - 内部 8/16/24/48 MHz RC 振荡器(HSI)
 - 内部 32.768 kHz RC 振荡器(LSI)
 - 32.768 kHz 低速晶体振荡器 (LSE)
 - 外部时钟输入
- 电源管理和复位
 - 工作电压: 1.9 ~ 5.5 V
 - 工作电压 (Flash 擦写) : 2.0 ~ 5.5 V
 - 低功耗模式: Sleep/Stop/Deep_stop
 - 上电/掉电复位 (POR/PDR)
 - 掉电检测复位 (BOR)
 - 可编程电压检测 (PVD)
- 通用输入输出(I/O)
 - 多达 26 个 I/O, 均可作为外部中断
- 1 x 12-bit ADC
 - 支持最高 1.5 Msps 采样率
 - 支持最多 10 个外部输入通道, 4 个内部通道
 - V_{REFBUF} : 0.6 V, 1.5 V, 2.048 V, 2.5 V
- 定时器
 - 1 个 16 位高级控制定时器 (TIM1)
 - 2 个通用的 16 位定时器 (TIM13/14)
 - 1 个低功耗定时器(LPTIM), 支持从 Stop 模式唤醒
 - 1 个独立看门狗定时器 (IWDG)
 - 1 个 SysTick 定时器
- 通讯接口
 - 1 个串行外设接口(SPI)
 - 1 个通用同步/异步收发器(USART), 支持自动波特率检测
 - 1 个通用异步收发器(UART), 支持 RX/TX 端口交换
 - 1 个 I²C 接口, 支持标准模式 (100 kHz)、快速模式 (400 kHz), 支持 7 位寻址模式
- 硬件 CRC-32 模块
- 1 个 10 位独立 PWM
- 2 个比较器(Rail to Rail)
- 1 个增益可编程放大器(1x/4x/8x/16x)
- 唯一 UID
- 串行单线调试 (SWD)
- 工作温度: -40 ~ 105 °C
- 封装: QFN28、TSSOP28、QFN24、SSOP24、QFN20、TSSOP20

目录

产品特性	2
1. 简介	6
2. 功能概述	9
2.1. Arm® Cortex®-M0+内核	9
2.2. 存储器	9
2.3. Boot 模式	9
2.4. 时钟系统	10
2.5. 电源管理	11
2.5.1. 电源框图	11
2.5.2. 电源监控	12
2.5.3. 电压调节器	13
2.5.4. 低功耗模式	13
2.6. 复位	13
2.6.1. 电源复位	13
2.6.2. 系统复位	14
2.7. 通用输入输出 GPIO	14
2.8. 中断	14
2.8.1. 中断控制器 NVIC	14
2.8.2. 扩展中断 EXTI	15
2.9. 模数转换器 ADC	15
2.10. 比较器(COMP)	15
2.10.1. COMP 主要特性	15
2.11. 增益可编程放大器(OPA)	16
2.12. 定时器	16
2.12.1. 高级定时器	16
2.12.2. 通用定时器 TIM13	17
2.12.3. 通用定时器 TIM14	17
2.12.4. 低功耗定时器	17
2.12.5. IWDG	17
2.12.6. SysTick 定时器	17
2.13. 脉冲调制输出模块 PWM	18
2.14. I²C 接口	18
2.15. 通用同步异步收发器 USART	19
2.16. 通用异步收发器 UART	20
2.17. 串行外设接口 SPI	20
2.18. SWD	21
3. 引脚配置	22

3.1. 端口 A 复用功能映射	31
3.2. 端口 B 复用功能映射	31
3.3. 端口 C 复用功能映射	32
3.4. 端口 D 复用功能映射	32
4. 存储器映射	33
5. 电气特性	36
5.1. 测试条件	36
5.1.1. 最小值和最大值	36
5.1.2. 典型值	36
5.1.3. 供电方案	36
5.2. 绝对最大额定值	37
5.3. 工作条件	37
5.3.1. 通用工作条件	37
5.3.2. 上下电工作条件	38
5.3.3. 内嵌复位模块特性	38
5.3.4. 工作电流特性	40
5.3.5. 低功耗模式唤醒时间	42
5.3.6. 外部时钟源特性	42
5.3.7. 内部高频时钟源 HSI 特性	44
5.3.8. 内部低频时钟源 LSI 特性	44
5.3.9. 存储器特性	45
5.3.10. EFT 特性	45
5.3.11. ESD & LU 特性	45
5.3.12. 端口特性	45
5.3.13. ADC 特性	47
5.3.14. 比较器特性	48
5.3.15. 运算放大器特性	49
5.3.16. 温度传感器特性	50
5.3.17. 内置参考电压(V_{REFINT})特性	51
5.3.18. 内置参考电压(V_{REFBUF})特性	51
5.3.19. COMP 内置参考电压特性	51
5.3.20. 定时器特性	51
5.3.21. 通讯口特性	52
6. 封装信息	55
6.1. QFN28 封装尺寸	55
6.2. TSSOP28 封装尺寸	56
6.3. QFN24 封装尺寸	57
6.4. SSOP24 封装尺寸	58
6.5. QFN20 封装尺寸	59

6.6. TSSOP20 封装尺寸	60
7. 订购信息	61
8. 版本历史	62

Puya Confidential

1. 简介

PY32F005 系列微控制器采用高性能 32 位 ARM® Cortex®-M0+内核，宽电压工作范围的 MCU。嵌入 32 KB Flash 和 3 KB SRAM 存储器，最高工作频率 48 MHz。包含多种不同封装类型多款产品。芯片集成 I²C、SPI、USART、UART 等通讯外设，1 路 12 位 ADC，3 个 16 位定时器，1 路 PWM，1 路放大器，以及 2 路比较器。

PY32F005 系列微控制器的工作温度范围为 -40 ~ 105 °C，工作电压范围 1.9 ~ 5.5 V。芯片提供 Sleep/Stop/Deep_stop 低功耗工作模式，可以满足不同的低功耗应用。

PY32F005 系列微控制器适用于多种应用场景，例如控制器、手持设备、PC 外设、游戏和 GPS 平台、工业应用等。

表 1-1 PY32F005 系列产品规划及特征

外设	PY32F005G16U7	PY32F005G16P7	PY32F005E16U7	PY32F005E16M7	PY32F005F16U7	PY32F005F16P7
Flash(KB)	32	32	32	32	32	32
SRAM (KB)	3	3	3	3	3	3
定时器	高级定时器		1 (16-bit)			
	通用定时器		2 (16-bit)			
	低功耗定时器		1			
	SysTick		1			
	Watchdog		1			
通讯口	SPI		1			
	I ² C		1			
	USART		1			
	UART		1			
通用端口	26	26	23	22	19	18
ADC 通道数 (外部 + 内部)	10+4	10+4	10+4	10+4	10+4	10+4
OPA/PGA			1			
COMP			2			
CRC			1			
PWM			1			
最高主频			48 MHz			
工作电压			1.9 ~ 5.5 V			
封装	QFN28	TSSOP28	QFN24	SSOP24	QFN20	TSSOP20




图 1-1 功能模块

2. 功能概述

2.1. Arm® Cortex®-M0+内核

Arm® Cortex®-M0+是一款为广泛的嵌入式应用设计的入门级 32 位 Arm Cortex 处理器。它为开发人员提供了显著的好处，包括：

- 结构简单，易于学习和编程
- 超低功耗，节能运行
- 精简的代码密度等

Arm® Cortex®-M0+处理器是 32 位内核，面积和功耗优化高，为 2 级流水的冯诺伊曼架构。处理器通过精简但强大的指令集和广泛优化的设计，提供高端处理硬件，包含单周期乘法器，提供了 32 位架构计算机所期望的卓越性能，比其他 8 位和 16 位微控制器具有更高的代码密度。

Arm® Cortex®-M0+与一个嵌套的矢量中断控制器(NVIC)紧密耦合。

2.2. 存储器

片内集成 SRAM。通过 bytes (8bits) 、 half-word (16bits) 或者 word (32bits) 的方式可访问 SRAM。

片内集成 Flash，包含 2 个不同的物理区域组成：

- Main flash 区域，它包含应用程序和用户数据
- Information 区域，768 bytes，它包括以下部分：
 - Option bytes
 - UID bytes
 - Factory config bytes
 - USER OTP memory

对 Main flash memory 的保护包括以下几种机制：

- Read protection(RDP)，防止来自外部的访问。
- Software development kit (SDK) 保护，对配置的指定区域进行保护。
- Write protection (WRP) 控制，以防止不想要的写操作（由于程序存储器指针的混乱）。写保护的最小保护单位为 4 KB。
- Option byte 写保护，专门的解锁设计。

2.3. Boot 模式

通过配置位 BOOT0 (存放于选项字节中)，可选择两种不同的启动模式，如下表所示：

表 2-1 Boot 配置

Boot 模式配置(BOOT0)	模式
0	Main flash 启动
1	SRAM 启动

2.4. 时钟系统

CPU 启动后默认系统时钟频率为 HSI 8 MHz，在程序运行后可以重新配置系统时钟频率和系统时钟源。可以选择的高频时钟有：

- 8/16/24/48 MHz 可配置的内部高精度 HSI 时钟。
- 一个 32.768 kHz 可配置的内部 LSI 时钟。
- 32.768 kHz LSE 时钟。
- AHB 时钟可以基于系统时钟分频，APB 时钟可以基于 AHB 时钟分频。AHB 和 APB 时钟频率最高为 48 MHz。




图 2-1 系统时钟结构图

2.5. 电源管理

2.5.1. 电源框图




图 2-2 电源框图

表 2-2 电源框图

编号	电源	电源值	描述
1	Vcc	1.9 ~ 5.5 V	通过电源管脚为芯片提供电源，其供电模块为：部分模拟电路。
2	V _{CCA}	1.9 ~ 5.5 V	给大部分模拟模块供电 (ADC, COMP, V _{REFBUF} 和 OPA)，来自于 V _{CC} PAD。
3	V _{CCD}	1.9 ~ 5.5 V	给大部分模拟模块供电 (PMU, Flash 和时钟)，来自于 V _{CC} PAD。
4	V _{CCIO}	1.9 ~ 5.5 V	给 IO 供电，来自于 V _{CC} PAD。
5	V _{DDD}	1.2 V(典型值)	来自于 VR 的输出，为芯片内部主要逻辑电路、SRAM 供电。当 MR 供电时，输出 1.2 V。当进入 Stop 模式时，根据软件配置，可以由 MR 或者 LPR/DLPR 供电。

2.5.2.电源监控

2.5.2.1. 上下电复位 (POR/PDR)

芯片内设计 Power on reset (POR) /Power down reset (PDR) 模块, 为芯片提供上电和下电复位。该模块在各种模式之下都保持工作。

2.5.2.2. 欠压复位 (BOR)

除了 POR/PDR 外, 还实现了 BOR (Brown out reset) 。BOR 仅可以通过 option byte, 进行使能和关闭操作。当 BOR 被打开时, BOR 的阈值可以通过 Option byte 进行选择, 且上升和下降检测点都可以被单独配置。




图 2-3 POR/PDR/BOR 阈值

2.5.2.3. 电压检测 (PVD)

电压检测 (PVD) 模块可以用来检测 V_{CC} 电源, 检测点可通过寄存器进行配置。当 V_{CC} 高于或低于 PVD 的检测点时, 产生相应的复位标识。该事件内部连接到 EXTI 的 line 16, 取决于 EXTI line 16 上升/下降沿配置, 当 V_{CC} 上升超过 PVD 的检测点, 或者 V_{CC} 降低到 PVD 的检测点以下, 产生中断, 在中断服务程序中用户可以进行紧急的 shutdown 任务。




图 2-4 PVD 阈值

2.5.3. 电压调节器

芯片设计两个电压调节器：

- MR (Main regulator) 在芯片正常运行状态时保持工作。
- LPR (Low power regulator) 在 Stop 模式下，提供更低功耗的选择。
- DLPR (Deep low power regulator) Deep_stop 模式下，提供最低功耗的选择。

2.5.4. 低功耗模式

芯片在正常的运行模式之外，有 3 个低功耗模式：

- Sleep 模式：CPU 时钟关闭 (NVIC, SysTick 等工作)，外设可以配置为保持工作。（建议只使能必须工作的模块，在模块工作结束后关闭该模块）
- Stop 模式：该模式下 SRAM 和寄存器的内容保持，LSE 关闭，V_{DDD} 域下大部分模块的高速时钟都被停掉。GPIO, IWDG, NRST, COMP output, LPTIM 可以唤醒 Stop 模式。
- Deep_stop 模式：该模式下和 Stop 模式相同，但需要更长的唤醒时间（仅 IO 可唤醒）。

注：进出低功耗的过程中，HSI 必须为 8 MHz。

2.6. 复位

芯片内设计两种复位，分别是：电源复位和系统复位。

2.6.1. 电源复位

电源复位在以下几种情况下产生：

- 上下电复位 (POR/PDR)
- 欠压复位 (BOR)

2.6.2.系统复位

当产生以下事件时，产生系统复位：

- NRST pin 的复位
- 独立看门狗复位(IWDG)
- SYSRESETREQ 软件复位
- Option byte load 复位 (OBL)

2.7.通用输入输出 GPIO

每个 GPIO 都可以由软件配置为输出 (push-pull 或者 open drain) , 输入 (floating, pull-up/down, analog) , 外设复用功能, 锁定机制会冻结 I/O 口配置功能。

2.8.中断

PY32F005 通过 Cortex-M0+处理器内嵌的矢量中断控制器(NVIC)和一个扩展中断/事件控制器(EXTI)来处理异常。

2.8.1.中断控制器 NVIC

NVIC 是 Cortex-M0+处理器内部紧耦合 IP。NVIC 可以处理来自处理器外部的 NMI (不可屏蔽中断) 和可屏蔽外部中断, 以及 Cortex-M0+内部异常。NVIC 提供了灵活的优先级管理。

处理器核心与 NVIC 的紧密耦合大大减少了中断事件和相应中断服务例程(ISR)启动之间的延迟。ISR 向量列在一个向量表中, 存储在 NVIC 的一个基地地址。要执行的 ISR 的向量地址是由向量表基址和用作偏移量的 ISR 序号组成的。

如果高优先级的中断事件发生, 而低优先级的中断事件刚好在等待响应, 稍后到达的高优先级的中断事件将首先被响应。另一种优化称为尾链 (tail-chaining) 。当从一个高优先级的 ISR 返回时, 然后启动一个挂起的低优先级的 ISR, 将跳过不必要的处理器上下文的压栈和弹栈。这减少了延迟, 提高了电源效率。

NVIC 特性：

- 低延时中断处理
- 4 级中断优先级
- 支持 1 个 NMI 中断
- 支持 19 个可屏蔽外部中断
- 支持 6 个 Cortex-M0+异常
- 高优先级中断可打断低优先级中断响应
- 支持尾链(tail-chaining)优化
- 硬件中断向量检索

2.8.2. 扩展中断 EXTI

EXTI 增加了处理物理线事件的灵活性，并在处理器从 Stop 模式唤醒时产生唤醒事件。

EXTI 控制器有多个通道，包括最多 26 个 GPIO 通过复用的方式使用 8 个 EXTI line，2 个 COMP 输出，1 个 PVD 输出，以及 LPTIM 唤醒信号。其中 GPIO，COMP，PVD 可以配置上升沿、下降沿或双沿触发。任何 GPIO 信号通过选择信号配置为 EXTI 0 ~ 7 通道。

每个 EXTI line 都可以通过寄存器独立屏蔽。

EXTI 控制器可以捕获比内部时钟周期短的脉冲。

EXTI 控制器中的寄存器锁存每个事件，即使是在 Stop 模式下，处理器从停止模式唤醒后也能识别唤醒的来源，或者识别引起中断的 GPIO 和事件。

2.9. 模数转换器 ADC

芯片具有 1 个 12 位的 SARADC。该模块共有最多 14 个要被测量的通道，包括 10 个外部通道和 4 个内部通道。参考电压可选择片内精准电压 0.6 V，1.5 V，2.048 V 或 2.5 V，以及 V_{cc}。

内部通道包括：T_{S_VIN}，V_{REFINT}，V_{cc}/3，OPA。

各通道的转换模式可以设定为单次、连续、扫描、不连续模式。转换结果存储在左对齐或者右对齐的 14 个 16 位数据寄存器中，数据寄存器和系列设置一一对应。

模拟 watchdog 允许应用检测是否输入电压超出了用户定义的高或者低阈值。

ADC 实现了在低频率下运行，可获得很低的功耗。

在采样结束，转换结束，连续转换结束，模拟 watchdog 时转换电压超出阈值时产生中断请求。

2.10. 比较器(COMP)

芯片内集成通用比较器 (General purpose comparators) COMP，也可以与 timer 组合在一起使用。比较器可以被如下使用：

- 被模拟信号触发，产生低功耗模式唤醒功能
- 模拟信号调节
- 当与来自 timer 的 PWM 输出连接时，Cycle by cycle 的电流控制回路

2.10.1. COMP 主要特性

- 每个比较器有可配置的正或者负输入，以实现灵活的电压选择
 - 多路 I/O pin
 - 电源 V_{cc} 和通过分压提供的 15 个分数值 (1/16、2/16 ... 15/16)
 - 内部参考电压 0.6 V，1.5 V，2.048 V 或 2.5 V，和通过分压提供的 15 个分数值 (1/16、2/16 ... 15/16) (即 V_{REFCMP})
- 输出可以被连接到 I/O 或者 timer 的输入作为触发
 - OCREF_CLR 事件 (cycle by cycle 的电流控制)

- 为快速 PWM shutdown 的刹车
- 每个 COMP 具有中断产生能力, 用作芯片从低功耗模式 (Sleep 模式) 的唤醒 (通过 EXTI)

2.11. 增益可编程放大器(OPA)

OPA 模块适用于简易放大器应用。内部的 1 个运放可以使用外部电阻进行级联。OPA 的输入范围是 0 V 到 V_{CC} , 输出范围是 0.2 V 到 $V_{CC}-0.2$ V。

- 1 个独立配置运放
- VINP 和 VINM 可分别配置选择 2 路, 实现分时复用功能
- OPA 的输入范围是 0 到 V_{CC} , 输出范围是 0.2 V 到 $V_{CC}-0.2$ V 可编程增益
- 可内部输出到 COMP2 以及 ADC
- 可配置为如下模式
 - 通用运放模式 (General purpose OPA)
 - 可编程增益模式 (1x/4x/8x/16x)
- 分时复用功能

OPA 的 VINP 和 VINM 端支持各支持 2 路输入, 通过内部和 ADC 的转换动作联动, 实现 OPA 在 2 路输入之间做动态切换, 实现分时复用功能。切换动作支持硬件自动切换, 也支持软件切换。

2.12. 定时器

PY32F005 不同定时器的特性如下表所示:

表 2-3 定时器特性

类型	Timer	位宽	计数方向	预分频	捕获/比较通道	互补输出
高级定时器	TIM1	16 位	递增, 递减, 中央对齐	1~65536	4	3
通用定时器	TIM13	16-位	递增	1~65536	1	-
通用定时器	TIM14	16-位	递增	1~65536	1	-

2.12.1. 高级定时器

高级定时器 (TIM1) 由 16 位被可编程分频器驱动的自动装载计数器组成。它可以被用作各种场景, 包括: 输入信号 (输入捕获) 的脉冲长度测量, 或者产生输出波形 (输出比较、输出 PWM、带死区插入的互补 PWM)。

TIM1 包括 4 个独立通道, 用作:

- 输入捕获
- 输出比较
- PWM 产生 (边缘或者中心对齐模式)
- 单脉冲模式输出

如果 TIM1 配置为标准的 16 位计时器, 则它具有与 TIMx 计时器相同的特性。如果配置为 16 位 PWM 发生器, 则具有全调制能力(0~100%)。

在 MCU debug 模式, TIM1 可以冻结计数。

具有相同架构的 timer 特性共享, 因此 TIM1 可以通过计时器链接功能与其他计时器一起工作, 以实现同步或事件链接。

2.12.2.通用定时器 TIM13

通用定时器 TIM13 由可编程预分频器驱动的 16 位自动装载计数器构成。

TIM13 具有 1 个独立通道用于输入捕获/输出比较, PWM 或者单脉冲模式输出。

在 MCU debug 模式, TIM13 可以冻结计数。

2.12.3.通用定时器 TIM14

通用定时器 TIM14 由可编程预分频器驱动的 16 位自动装载计数器构成。

TIM14 具有 1 个独立通道用于输入捕获/输出比较, PWM 模式输出。

在 MCU debug 模式, TIM14 可以冻结计数。

2.12.4.低功耗定时器

LPTIM 为 16 位向上计数器, 包含 3 位预分频器。支持单次或连续模式计数。

LPTIM 可以配置为 Stop 模式唤醒源。

在 MCU debug 模式, LPTIM 可以冻结计数值。

2.12.5.IWDG

芯片内集成了一个独立看门狗定时器, 简称 IWDG, 该模块具有高安全级别、时序精确及灵活使用的特点。

IWDG 发现并解决由于软件失效造成的功能混乱, 并在计数器达到指定的 timeout 值时触发系统复位。

IWDG 由 LSI 提供时钟, 这样即使主时钟 Fail, 也能保持工作。

IWDG 最适合需要 watchdog 作为主应用之外的独立过程, 并且无很高的时序准确度限制的应用。

通过 option byte 的控制, 可以使能 IWDG 硬件模式。

IWDG 是 Stop 模式的唤醒源, 以复位的方式唤醒 Stop 模式。

在 MCU debug 模式, IWDG 可以冻结计数值。

2.12.6.SysTick 定时器

SysTick 计数器专门用于实时操作系统 (RTOS), 但也可以用作标准的向下计数器。

SysTick 特性:

- 24 位向下计数
- 自装载能力
- 计数器记到 0 时可产生中断 (可屏蔽)

2.13. 脉冲调制输出模块 PWM

PWM 模块通过可编程的周期寄存器、占空比寄存器和一个 10 位主计数器来实现 1 路 PWM 的输出，计数器由一个可编程的预分频器驱动。

- 10 位向上、向下或者向上向下的自动重装载计数器
- 可编程周期和占空比
- 可编程分频器，允许对计数器的时钟频率进行 1 到 255 的分频
- 1 个独立的通道
- 输出极性可配置
- 支持边沿对齐和中心对齐
- 中断事件

2.14. I²C 接口

I²C(Inter-integrated circuit)总线接口连接微控制器和串行 I²C 总线。它提供多主机功能，控制所有 I²C 总线特定的顺序、协议、仲裁和时序。支持标准 (Sm) 、快速 (Fm) 。

I²C 特性：

- Slave 和 master 模式
- 支持不同通讯速度
 - 标准模式 (Sm) : 高达 100 kHz
 - 快速模式 (Fm) : 高达 400 kHz
- 作为 master
 - 产生 Clock
 - Start 和 Stop 的产生
- 作为 slave
 - 可编程的 I²C 地址检测
 - STOP 位的发现
- 7 位寻址模式
- 支持广播呼叫 (General call)
- 状态标志位
 - 发送/接收模式标志位
 - 字节传输完成标志位
 - I²C busy 标志位
- 错误标志位
 - Master arbitration loss
 - 地址/数据传输后的 ACK failure
 - Start/Stop 错误

- Overrun/Underrun(时钟拉长功能 disable)
- 可选的时钟拉长功能
- 软件复位
- 模拟噪声滤波功能

2.15.通用同步异步收发器 USART

通用同步异步收发器(USART)提供了一种灵活的方法与使用工业标准 NRZ 异步串行数据格式的外部设备之间进行全双工数据交换。USART 利用分数波特率发生器提供宽范围的波特率选择。

它支持同步单向通信和半双工单线通信，它还允许多处理器通信。

支持自动波特率检测。

USART 特性：

- 全双工异步通信
- NRZ 标准格式
- 可配置 16 倍或者 8 倍过采样，增加在速度和时钟容忍度的灵活性
- 发送和接收共用的可编程波特率
- 自动波特率检测
- 可编程的数据长度 8 位或者 9 位
- 可配置的停止位 (1 或者 2 位)
- 同步模式和为同步通讯的时钟输出功能
- 单线半双工通讯
- 独立的发送和接收使能位
- 硬件流控制
- 检测标志
 - 接收 buffer 满
 - 发送 buffer 空
 - 传输结束
- 奇偶校验控制
 - 发送校验位
 - 对接收数据进行校验
- 带标志的中断源
 - CTS 改变
 - 发送寄存器空
 - 发送完成
 - 接收数据寄存器满
 - 检测到总线空闲
 - 溢出错误

- 帧错误
- 噪音操作
- 检测错误
- 多处理器通信
 - 如果地址不匹配，则进入静默模式
- 从静默模式唤醒：通过空闲检测和地址标志检测

2.16. 通用异步收发器 UART

UART 是一种可编程通用异步收发器。该组件是一个符合 AMBA 2.0 的高级外围总线 (APB) 从机。

- AMBA APB 接口
- 支持 5/6/7/8/9 位串行数据
- 支持 1/2 位 STOP 位 (5 位数据时：1/1.5 位 STOP)
- 支持发送地址/数据
- 支持固定奇偶校验
- 支持 break 帧
- 起始位错误检测
- 支持可编程分数波特率：可编程串行数据波特率，计算如下：波特率 = (串行时钟频率) / (16*除数)
- 支持 Tx/Rx SWAP 功能
- 支持大小端切换 MSB FIRST 功能
- 支持4位小数波特率

2.17. 串行外设接口 SPI

串行外设接口(SPI)允许芯片与外部设备以半双工、全双工、单工同步的串行方式通信。此接口可以被配置成主模式，并为外部从设备提供通信时钟(SCK)。接口还能以多主配置方式工作。

SPI 特性如下：

- Master 或者 slave 模式
- 3 线全双工同步传输
- 2 线半双工同步传输 (有双向数据线)
- 2 线单工同步传输 (无双向数据线)
- 8 位或者 16 位传输帧选择
- 支持多主模式
- 主模式频率 (最大 24 MHz)
- 从模式频率 (最大 6 MHz)
- 主模式和从模式下均可以由软件或硬件进行 NSS 管理：主/从操作模式的动态改变

- 可编程的时钟极性和相位
- 可编程的数据顺序, MSB 在前或 LSB 在前
- 可触发中断的专用发送和接收标志
- SPI 总线忙状态标志
- Motorola 模式
- 可引起中断的主模式故障、过载
- 2 个 16bit Rx 和 Tx FIFOs

2.18. SWD

ARM SWD 接口允许串口调试工具连接到 PY32F005。

3. 引脚配置




图 3-1 QFN28 Pinout1 PY32F005G1xU7




图 3-2 TSSOP28 Pinout1 PY32F005G1xP7




图 3-3 QFN24 Pinout1 PY32F005E1xU7




图 3-4 SSOP24 Pinout1 PY32F005E1xM7




图 3-5 QFN20 Pinout1 PY32F005F1xU7




图 3-6 TSSOP20 Pinout1 PY32F005F1xP7

表 3-1 引脚定义的术语和符号

类型	符号	定义
端口类型	S	Supply 引脚
	G	Ground 引脚
	I/O	Input/output 引脚
	NC	无定义
端口结构	COM	标准 5 V 端口, 支持模拟输入输出功能
	NRST	复位端口, 内部带弱上拉电阻, 不支持模拟输入输出功能
	COM_T	Tolerant 端口, 允许输入电压范围大于 V_{CC} , 支持模拟输入输出功能
	COM_F	I ² C SCL SDA 端口, 支持模拟输入输出功能
	COM_FT	I ² C SCL SDA 端口, 支持模拟输入输出功能且兼具 Tolerant 端口性能
注	-	除非有其他说明, 不然所有端口都在复位之间和之后, 作为浮空的输入
端口功能	复用功能	通过 GPIOx_AFR 寄存器选择的功能
	附加功能	通过外设寄存器直接选择或使能的功能

表 3-2 引脚定义

封装类型						端口名	端口类型	端口结构	端口功能	
QFN20 F1	SSOP24 E1	QFN24 E1	TSSOP20 F1	TSSOP28 G1	QFN28 G1				复用功能	附加功能
1	3	4	3	1	1	PC0	I/O	COM	spi_mosi uart_ck tim1_ch1 tim1_ch3	adc_in0 nrst
2	4	5	4	2	2	PA0	I/O	COM	spi_miso tim1_ch2	adc_in1 opa_vout
3	5	6	5	3	3	PA1	I/O	COM	spi_sck uart_cts tim1_ch1n tim1_ch3 tim1_ch3n	adc_in2 opa_vinn1
4	6	7	6	4	4	PA2	I/O	COM_F	uart_ck tim1_etrx tim1_ch2n comp1_out i2c_scl	adc_in3 comp2_vinp opa_vinp1
-	7	-	7	5	5	V _{ss}	G	-	-	-
5	15	8	8	6	6	PA3	I/O	COM_F	spi_sck uart_tx tim1_bkin tim1_ch1n tim13_ch1 i2c_sda	comp1_vinn
6	8	9	9	7	7	V _{cc}	S	-	-	-
7	9	10	10	8	8	PA4	I/O	COM	spi_nss uart_rx tim1_ch3 tim1_bkin tim14_ch1 mco	adc_in4 eclk

封装类型						端口名	端口类型	端口结构	端口功能	
QFN20 F1	SSOP24 E1	QFN24 E1	TSSOP20 F1	TSSOP28 G1	QFN28 G1				复用功能	附加功能
8	10	11	11	9	9	PA5	I/O	COM	uart_cts tim1_ch3n tim1_bkin comp1_out pwm_ch1	adc_in5 comp1_vinp0
9	11	12	12	10	10	PA6	I/O	COM	uart_rts tim1_ch2n comp2_out	adc_in6 comp1_vinp1
10	12	13	13	11	11	PA7	I/O	COM	tim1_ch1n pwm_ch1 eventout	adc_in7 comp1_vinp2
11	13	14	15	12	12	PB7-SWC ⁽¹⁾⁽²⁾	I/O	COM_FT	swclk uart_rx tim1_ch4 uart_rx comp2_out tim13_ch1 i2c_scl tim1_ch3	-
12	14	15	14	13	13	PB6-SWD ⁽¹⁾	I/O	COM_FT	swdio uart_tx spi_miso uart_tx tim1_bkin i2c_sda tim1_ch2	-
13	16	16	15	16	14	PB5 ⁽²⁾	I/O	COM	uart_rx tim1_ch1 tim1_etr comp1_out pwm_ch1	adc_in9
14	17	17	16	15	15	PB4	I/O	COM	uart_tx tim1_ch2	adc_in8

封装类型						端口名	端口类型	端口结构	端口功能	
QFN20 F1	SSOP24 E1	QFN24 E1	TSSOP20 F1	TSSOP28 G1	QFN28 G1				复用功能	附加功能
									comp2_out pwm_ch1	
15	18	18	-	14	16	PB3 ⁽²⁾	I/O	COM	spi_mosi usart_rx tim1_ch3 uart_rx usart_rts pwm_ch1 spi_miso eventout	comp2_vinn
-	18	-	-	17	17	PB2 ⁽²⁾	I/O	COM	spi_miso usart_ck tim1_ch1 uart_tx comp1_out tim14_ch1 spi_mosi tim1_etr	-
-	-	-	-	18	18	PB1	I/O	COM_FT	spi_nss usart_rx tim1_ch4 uart_rx comp2_out tim13_ch1 i2c_scl mco	-
-	-	-	-	19	19	PB0	I/O	COM_FT	spi_sck usart_tx tim1_ch2 uart_tx tim1_ch3n	-

封装类型						端口名	端口类型	端口结构	端口功能	
QFN20 F1	SSOP24 E1	QFN24 E1	TSSOP20 F1	TSSOP28 G1	QFN28 G1				复用功能	附加功能
									uart_cts i2c_sda tim1_bkin	
16	-	19	-	20	20	PC7	I/O	COM	tim1_ch4 tim1_bkin eventout	-
17	19	20	17	21	21	PC6	I/O	COM	spi_nss uart_tx tim1_ch1n tim14_ch1 uart_cts tim13_ch1 pwm_ch1 eventout	-
18	20	21	18	22	22	PC5	I/O	COM	tim1_ch1 uart_rts tim1_ch2n tim1_ch4 comp2_out tim13_ch1 uart_rx mco	-
19	21	22	19	23	23	PC4	I/O	COM	tim1_ch3n tim1_etr comp1_out tim1_ch2n	-
-	22	23	20	24	24	PC3	I/O	COM	tim1_ch1 tim1_ch2	-
20	23	24	1	25	25	PC2	I/O	COM	tim1_ch2 tim1_ch1 tim1_ch3n	-
-	24	1	2	26	26	PC1	I/O	COM	tim1_ch3 tim1_ch2	-

封装类型						端口名	端口类型	端口结构	端口功能	
QFN20 F1	SSOP24 E1	QFN24 E1	TSSOP20 F1	TSSOP28 G1	QFN28 G1				复用功能	附加功能
-	1	2	-	27	27	PD0-OSC32_IN	I/O	COM	spi_miso tim1_etr tim1_ch1n	opa_vinp2 osc32_in
-	2	3	-	28	28	PD1-OSC32_OUT	I/O	COM	spi_mosi tim1_bkin tim14_ch1	opa_vinn2 osc32_out

- 复位后 PB6 和 PB7 两个管脚自动被配置为复用为 SWDIO 和 SWCLK 功能，前者内部上拉电阻、后者内部下拉电阻被激活。
- 两个 IO 端口引出在同一个 pin 脚，同一时间只能使用其中任意一个 IO 端口，且另外一个 IO 必须配置为模拟模式 (MODEy[1:0] 为 0B11)。

3.1. 端口 A 复用功能映射

表 3-3 端口 A 复用功能映射

端口	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7
PA0	spi_miso	-	tim1_ch2	-	-	-	-	-
PA1	spi_sck	usart_cts	tim1_ch1n	tim1_ch3	-	tim1_ch3n	-	-
PA2	-	usart_ck	tim1_etr	tim1_ch2n	comp1_out	-	i2c_scl	-
PA3	spi_sck	usart_tx	tim1_bkin	tim1_ch1n	-	tim13_ch1	i2c_sda	-
PA4	spi_nss	usart_rx	tim1_ch3	tim1_bkin	-	tim14_ch1	-	mco
PA5	-	usart_cts	tim1_ch3n	tim1_bkin	comp1_out	-	pwm_ch1	-
PA6	-	usart_rts	tim1_ch2n	-	comp2_out	-	-	-
PA7	-	-	tim1_ch1n	-	-	-	pwm_ch1	eventout

3.2. 端口 B 复用功能映射

表 3-4 端口 B 复用功能映射

端口	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7
PB0	spi_sck	usart_tx	tim1_ch2	uart_tx	tim1_ch3n	usart_cts	i2c_sda	tim1_bkin
PB1	spi_nss	usart_rx	tim1_ch4	uart_rx	comp2_out	tim13_ch1	i2c_scl	mco
PB2	spi_miso	usart_ck	tim1_ch1	uart_tx	comp1_out	tim14_ch1	spi_mosi	tim1_etr
PB3	spi_mosi	usart_rx	tim1_ch3	uart_rx	usart_rts	pwm_ch1	spi_miso	eventout
PB4	-	uart_tx	tim1_ch2	-	comp2_out	-	pwm_ch1	-
PB5	-	uart_rx	tim1_ch1	tim1_etr	comp1_out	-	pwm_ch1	-
PB6	swdio_jtms	usart_tx	spi_miso	uart_tx	-	tim1_bkin	i2c_sda	tim1_ch2
PB7	swclk_jtck	usart_rx	tim1_ch4	uart_rx	comp2_out	tim13_ch1	i2c_scl	tim1_ch3

3.3. 端口 C 复用功能映射

表 3-5 端口 C 复用功能映射

端口	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7
PC0	spi_mosi	uart_ck	tim1_ch1	tim1_ch3	-	-	-	-
PC1	-	-	tim1_ch3	tim1_ch2	-	-	-	-
PC2	-	-	tim1_ch2	tim1_ch1	-	tim1_ch3n	-	-
PC3	-	-	tim1_ch1	tim1_ch2	-	-	-	-
PC4	-	-	tim1_ch3n	tim1_etr	comp1_out	tim1_ch2n	-	-
PC5	tim1_ch1	uart_rts	tim1_ch2n	tim1_ch4	comp2_out	tim13_ch1	uart_rx	mco
PC6	spi_nss	uart_tx	tim1_ch1n	tim14_ch1	uart_cts	tim13_ch1	pwm_ch1	eventout
PC7	-	-	tim1_ch4	tim1_bkin	-	-	-	eventout

3.4. 端口 D 复用功能映射

表 3-6 端口 C 复用功能映射

端口	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7
PD0	spi_miso	-	tim1_etr	tim1_ch1n	-	-	-	-
PD1	spi_mosi	-	tim1_bkin	-	-	tim14_ch1	-	-

4. 存储器映射




图 4-1 存储器映射

表 4-1 存储器地址

Type	Boundary Address	Size	Memory Area	Description
SRAM	0x2000 C000-0x3FFF FFFF	-	Reserved	-
	0x2000 0000-0x2000 0BFF	3 KB	SRAM	-
Code	0x1FFF 0300-0x1FFF FFFF	-	Reserved	-
	0x1FFF 0280-0x1FFF 02FF	128 bytes	USER OTP memory	存放用户数据
	0x1FFF 0180-0x1FFF 01FF	128 bytes	Factory config. bytes	存放 trimming 数据 (含 HSI trimming 数据)、Flash size 配置信息、上电读校验码
	0x1FFF 0100-0x1FFF 017F	128 bytes	Factory config. bytes	存放用户用到的 HSI trimming 数据、Flash 擦写时间配置参数
	0x1FFF 0080-0x1FFF 00FF	128 bytes	Option bytes	芯片软硬件 option bytes 信息
	0x1FFF 0000-0x1FFF 007F	128 bytes	UID	Unique ID
	0x0800 8000-0x1FFE FFFF	-	Reserved	-
	0x0800 0000-0x0800 7FFF	32 KB	Main flash memory	-
	0x0000 8000-0x07FF FFFF	-	Reserved	-
	0x0000 0000-0x0000 7FFF	32 KB	根据 Boot 配置选择, 是: 1) Main flash memory 2) SRAM	-

注: 上述标注为 Reserved 的空间, 无法进行写操作, 读为 0, 且产生 response error。

表 4-2 外设寄存器地址

总线	边界地址	大小	外设
	0xE000 0000-0xE00F FFFF	-	M0+
IOPORT	0x5000 1000-0x5FFF FFFF	-	保留
	0x5000 0C00-0x5000 0FFF	1 KB	GPIOD
	0x5000 0800-0x5000 0BFF	1 KB	GPIOC
	0x5000 0400-0x5000 07FF	1 KB	GPIOB
	0x5000 0000-0x5000 03FF	1 KB	GPIOA
AHB	0x4002 3400-0x4FFF FFFF	-	保留
	0x4002 300C-0x4002 33FF	1 KB	保留
	0x4002 3000-0x4002 3008		CRC
	0x4002 2400-0x4002 2FFF	-	保留
	0x4002 2000-0x4002 23FF	1 KB	Flash
	0x4002 1C00-0x4002 1FFF		保留
	0x4002 1900-0x4002 1BFF	1 KB	保留
	0x4002 1800-0x4002 18FF		EXTI
	0x4002 1400-0x4002 17FF	-	保留
	0x4002 1080-0x4002 13FF	1 KB	保留
	0x4002 1000-0x4002 107F		RCC
	0x4002 0000-0x4002 0FFF	-	保留

总线	边界地址	大小	外设
	0x4002 3400-0x4FFF FFFF	-	保留
APB	0x4001 5C00-0x4001 FFFF	-	保留
	0x4001 5800-0x4001 5BFF	1 KB	DBG
	0x4001 3C00-0x4001 57FF	-	保留
	0x4001 3800-0x4001 3BFF	1 KB	USART1
	0x4001 3400-0x4001 37FF	-	保留
	0x4001 3000-0x4001 33FF	1 KB	SPI1
	0x4001 2C00-0x4001 2FFF	1 KB	TIM1
	0x4001 2800-0x4001 2BFF	-	保留
	0x4001 2400-0x4001 27FF	1 KB	ADC
	0x4001 0400-0x4001 23FF	-	保留
	0x4001 0300-0x4001 03FF	1 KB	OPA/PGA
	0x4001 0200-0x4001 02FF		COMP1/2
	0x4001 0100-0x4001 01FF		VREFBUF
	0x4001 0000-0x4001 00FF		SYSCFG
	0x4000 8000-0x4000 FFFF	-	保留
	0x4000 7C00-0x4000 7FFF	1 KB	LPTIM
	0x4000 7400-0x4000 7BFF	-	保留
	0x4000 7000-0x4000 73FF	1 KB	PWR
	0x4000 5800-0x4000 6FFF	-	保留
	0x4000 5400-0x4000 57FF	1 KB	I ² C
	0x4000 4C00-0x4000 53FF	-	保留
	0x4000 4800-0x4000 4BFF	1 KB	UART
	0x4000 3400-0x4000 47FF	-	保留
	0x4000 3000-0x4000 33FF	1 KB	IWDG
	0x4000 2C00-0x4000 2FFF	-	保留
	0x4000 2800-0x4000 2BFF	1 KB	PWM
	0x4000 2000-0x4000 27FF	1 KB	TIM13
	0x4000 2000-0x4000 23FF	1 KB	TIM14
	0x4000 0000-0x4000 1FFF	-	保留

1. 上表 AHB 标注为 Reserved 的地址空间, 无法写操作, 读回为 0, 且产生 hardfault; APB 标注为 Reserved 的地址空间, 无法写操作, 读回为 0, 不会产生 hardfault。

5. 电气特性

5.1. 测试条件

除非特殊说明，所有的电压都以 V_{SS} 为基准。

5.1.1. 最小值和最大值

除非特殊说明，通过在环境温度 $T_A = 25^\circ\text{C}$ 和 $T_A = T_{A(\text{max})}$ 下进行的芯片量产测试筛选，保证在最坏的环境温度、供电电压和时钟频率条件下达到最小值和最大值。

基于表格下方注解的电特性结果、设计仿真和/或工艺参数的数据，未在生产中进行测试。最小和最大数值参考了样品测试，取平均值再加或者减三倍的标准偏差。

5.1.2. 典型值

除非特殊说明，典型数据是基于 $T_A = 25^\circ\text{C}$ 和 $V_{CC} = 3.3\text{ V}$ 。这些数据仅用于设计指导未经过测试。

典型的 ADC 精度数值是通过对一个标准批次的采样，在所有温度范围内测试得到，95 % 的芯片误差小于等于给出的数值。

5.1.3. 供电方案




图 5-1 供电方案图

5.2. 绝对最大额定值

如果加在芯片上超过以下表格给出的绝对最大值，可能会导致芯片永久性的损坏。这里只是列出了所能承受的强度分等，并不意味着在此条件下器件的功能操作无误。长时间工作在最大值条件下可能影响芯片的可靠性。

表 5-1 电压特性⁽¹⁾

符号	描述	最小值	最大值	单位
V _{CC}	外部主供电电源	-0.3	6.25	V
V _{IN}	Tolerant 引脚电压	-0.3	6.25	V
	其他 Pin 的输入电压	-0.3	V _{CC} +0.3	V

1. 电源 V_{CC} 和地 V_{SS} 引脚必须始终连接到外部允许范围内的供电系统上。

表 5-2 电流特性

符号	描述	最大值	单位
ΣI_{VCC}	流进 V _{CC} 引脚的总电流(供应电流) ⁽¹⁾	150	mA
ΣI_{VSS}	流出 V _{SS} 引脚的总电流(流出电流) ⁽¹⁾	150	mA
I _{IO(PIN)} ⁽²⁾	任意 I/O 和控制引脚的输出灌电流	80	mA
	任意 I/O 和控制引脚的输出拉电流	30	
$\Sigma I_{IO(PIN)}$ ⁽²⁾	所有 I/O 和控制引脚的总输出灌电流	120	mA
	所有 I/O 和控制引脚的总拉电流	120	

1. 电源 V_{CC} 和地 V_{SS} 引脚必须始终连接到外部允许范围内的供电系统上。
2. IO 类型可参考引脚定义的术语和符号。

表 5-3 温度特性

符号	描述	数值	单位
T _{STG}	存储温度范围	-65 ~ +150	°C
T _O	工作温度范围	-40 ~ +105	°C

5.3. 工作条件

5.3.1. 通用工作条件

表 5-4 通用工作条件

符号	参数	条件	最小值	最大值	单位
f _{HCLK}	内部 AHB 时钟频率	-	0	48	MHz
f _{PCLK}	内部 APB 时钟频率	-	0	48	MHz
V _{CC}	标准工作电压	-	1.9	5.5	V
V _{IN}	Tolerant IO 输入电压	-	-0.3	5.5	V
	其他 IO 输入电压	-	-0.3	V _{CC} +0.3	
T _A	环境温度	-	-40	105	°C
T _J	结温	-	-40	110	°C

5.3.2.上下电工作条件

表 5-5 上电和掉电工作条件

符号	参数	条件	最小值	最大值	单位
tvcc	V _{CC} 上升速率	-	10	∞	$\mu\text{s}/\text{V}$
	V _{CC} 下降速率	-	20	∞	

5.3.3.内嵌复位模块特性

表 5-6 内嵌复位模块特性

符号	参数	条件	最小值	典型值	最大值	单位
t _{RSTTEMPO⁽¹⁾}	复位重置时间	-	-	4.0	7.5	ms
VPOR/PDR	上电/下电复位阈值	上升沿	1.74 ⁽²⁾	1.82	1.90	V
		下降沿	1.70	1.78	1.86 ⁽²⁾	V
V _{PDRhyst⁽¹⁾}	PDR 迟滞	-	-	40	-	mV
V _{BOR}	BOR 阈值电压	BORLEV[2:0]=000 (上升沿)	2.1 ⁽²⁾	2.2	2.3	V
		BORLEV[2:0]=000 (下降沿)	2.0	2.1	2.2 ⁽²⁾	
		BORLEV[2:0]=001 (上升沿)	2.3 ⁽²⁾	2.4	2.5	
		BORLEV[2:0]=001 (下降沿)	2.2	2.3	2.4 ⁽²⁾	
		BORLEV[2:0]=010 (上升沿)	2.5 ⁽²⁾	2.6	2.7	
		BORLEV[2:0]=010 (下降沿)	2.4	2.5	2.6 ⁽²⁾	
		BORLEV[2:0]=011 (上升沿)	2.7 ⁽²⁾	2.8	2.9	
		BORLEV[2:0]=011 (下降沿)	2.6	2.7	2.8 ⁽²⁾	
		BORLEV[2:0]=100 (上升沿)	2.9 ⁽²⁾	3.0	3.1	
		BORLEV[2:0]=100 (下降沿)	2.8	2.9	3.0 ⁽²⁾	
		BORLEV[2:0]=101 (上升沿)	3.06 ⁽²⁾	3.2	3.34	
		BORLEV[2:0]=101 (下降沿)	2.96	3.1	3.24 ⁽²⁾	
		BORLEV[2:0]=110 (上升沿)	3.25 ⁽²⁾	3.4	3.55	
		BORLEV[2:0]=110 (下降沿)	3.15	3.3	3.45 ⁽²⁾	
		BORLEV[2:0]=111 (上升沿)	3.45 ⁽²⁾	3.6	3.75	
		BORLEV[2:0]=111 (下降沿)	3.35	3.5	3.65 ⁽²⁾	
V _{BOR_hyst}	BOR 迟滞	-	-	100	-	mV

- 由设计保证, 不在生产中测试。
- 数据基于考核结果, 不在生产中测试。

表 5-7 PVD 模块特性

符号	参数	条件	最小值	典型值	最大值	单位
V_{PVD}	PVD 阈值电压	PVDT[2:0]=000 (上升沿)	2.1 ⁽²⁾	2.2	2.3	V
		PVDT[2:0]=000 (下降沿)	2.0	2.1	2.2 ⁽²⁾	
		PVDT[2:0]=001 (上升沿)	2.3 ⁽²⁾	2.4	2.5	
		PVDT[2:0]=001 (下降沿)	2.2	2.3	2.4 ⁽²⁾	
		PVDT[2:0]=010 (上升沿)	2.5 ⁽²⁾	2.6	2.7	
		PVDT[2:0]=010 (下降沿)	2.4	2.5	2.6 ⁽²⁾	
		PVDT[2:0]=011 (上升沿)	2.7 ⁽²⁾	2.8	2.9	
		PVDT[2:0]=011 (下降沿)	2.6	2.7	2.8 ⁽²⁾	
		PVDT[2:0]=100 (上升沿)	2.9 ⁽²⁾	3.0	3.1	
		PVDT[2:0]=100 (下降沿)	2.8	2.9	3.0 ⁽²⁾	
		PVDT[2:0]=101 (上升沿)	3.06 ⁽²⁾	3.2	3.34	
		PVDT[2:0]=101 (下降沿)	2.96	3.1	3.24 ⁽²⁾	
		PVDT[2:0]=110 (上升沿)	3.25 ⁽²⁾	3.4	3.55	
		PVDT[2:0]=110 (下降沿)	3.15	3.3	3.45 ⁽²⁾	
		PVDT[2:0]=111 (上升沿)	3.45 ⁽²⁾	3.6	3.75	
		PVDT[2:0]=111 (下降沿)	3.35	3.5	3.65 ⁽²⁾	
V_{PVD_hyst}	PVD 迟滞	-	-	100	-	mV

- 由设计保证, 不在生产中测试。
- 数据基于考核结果, 不在生产中测试。

5.3.4. 工作电流特性

表 5-8 运行模式电流

符号	条件						典型值 ⁽¹⁾	最大值		单位		
	系统时钟	频率	代码	运行	外设时钟	Flash sleep		T _A = 85 °C	T _A = 105 °C			
I _{cc} (Run)	HSI	48 MHz	While(1)	Flash	ON	DISABLE	3.1	-	-	mA		
					OFF	DISABLE	2.2	-	-			
		24 MHz			ON	DISABLE	2.0	-	-			
					OFF	DISABLE	1.5	-	-			
					ON	DISABLE	1.4	-	-			
	LSI	32.768 kHz			OFF	DISABLE	1.2	-	-	μA		
					ON	DISABLE	0.9	-	-			
					OFF	DISABLE	0.7	-	-			
					ON	DISABLE	242	-	-			
					OFF	DISABLE	242	-	-			
I _{cc} (Sleep)	HSI	48 MHz			ON	ENABLE	162	-	-	mA		
					OFF	ENABLE	162	-	-			

1. 数据基于考核结果, 不在生产中测试。

表 5-9 Sleep 模式电流

符号	条件				典型值 ⁽¹⁾	最大值 ⁽¹⁾		单位
	系统时钟	频率	外设时钟	Flash sleep		T _A = 85 °C	T _A = 105 °C	
I _{cc} (Sleep)	HSI	48 MHz	ON	DISABLE	2.1	-	-	mA
			OFF	DISABLE	0.9	-	-	
		24 MHz	ON	DISABLE	1.2	-	-	
			OFF	DISABLE	0.6	-	-	
		16 MHz	ON	DISABLE	0.9	-	-	
			OFF	DISABLE	0.5	-	-	
		8 MHz	ON	DISABLE	0.6	-	-	

符号	条件				典型值 ⁽¹⁾	最大值 ⁽¹⁾		单位
	系统时钟	频率	外设时钟	Flash sleep		$T_A = 85^\circ C$	$T_A = 105^\circ C$	
			OFF	DISABLE	0.4	-	-	
LSI	32.768 kHz	ON	DISABLE	242	-	-	-	μA
		OFF	DISABLE	242	-	-	-	
		ON	ENABLE	144	-	-	-	
		OFF	ENABLE	144	-	-	-	

1. 数据基于考核结果, 不在生产中测试。

表 5-10 Stop 模式电流

符号	条件				典型值 ⁽¹⁾	最大值 ⁽¹⁾		单位
	V _{cc}	LDO	LSI	外设时钟		$T_A = 85^\circ C$	$T_A = 105^\circ C$	
I _{cc} (Stop)	1.9 ~ 5.5 V	LPR	MR	OFF	OFF	135	-	μA
			ON	IWDG+LPTIM	IWDG+LPTIM	2.0	-	
				IWDG	IWDG	2.0	-	
				LPTIM	LPTIM	2.0	-	
			OFF	OFF	OFF	1.7	-	

1. 数据基于考核结果, 不在生产中测试。

表 5-11-Deep_stop 模式电流

符号	条件				典型值 ⁽¹⁾	最大值 ⁽¹⁾		单位
	V _{cc}	LDO	LSI	外设时钟		$T_A = 85^\circ C$	$T_A = 105^\circ C$	
I _{cc} (Deep_stop)	1.9 ~ 5.5 V	DLPR	OFF	OFF	1.4	-	-	μA

1. 数据基于考核结果, 不在生产中测试。

5.3.5. 低功耗模式唤醒时间

表 5-12 低功耗模式唤醒时间

符号	参数 ⁽¹⁾		条件	典型值 ⁽²⁾	最大值	单位	
$t_{WUSLEEP}$	Sleep 的唤醒时间		-	6	-	cycle	
t_{WUSTOP}	Stop 的唤醒时间	MR 供电	Flash 中执行程序, HSI(8 MHz) 作为系统时钟	9	-	μs	
		LPR 供电	Flash 中执行程序, HSI(8 MHz) 作为系统时钟	10	-		
$t_{WUHIBERNATE}$	Deep_stop 的唤醒时间		DLPR 供电	Flash 中执行程序, HSI(8 MHz) 作为系统时钟	10	-	μs

1. 唤醒时间的测量是从唤醒时间开始至用户程序读取第一条指令。

2. 数据基于考核结果, 不在生产中测试。

5.3.6. 外部时钟源特性

5.3.6.1. 外部高速时钟

在 HSE 的 bypass 模式(RCC_CR 的 HSEON 置位), 相应的 IO 作为外部时钟输入端口。




图 5-2 外部高速时钟时序图

表 5-13 外部高速时钟特性

符号	参数 ⁽¹⁾	最小值	典型值	最大值	单位
$f_{HSE_ext}^{(2)}$	用户外部时钟频率	1	8	32	MHz
V_{HSEH}	输入引脚高电平电压	$0.7*V_{CC}$	-	V_{CC}	V
V_{HSEL}	输入引脚低电平电压	V_{ss}	-	$0.3*V_{CC}$	V
$t_w(HSEH)$ $t_w(HSEL)$	输入高或低的时间	15	-	-	ns
$t_r(HSE)$ $t_f(HSE)$	输入上升/下降的时间	-	-	20	ns

1. 由设计保证, 不在生产中测试。

2. HSE_ext 不支持 CSS 功能

5.3.6.2. 外部低速时钟

在 LSE 的 bypass 模式(RCC_BDCR 的 LSEBYP 置位), 芯片内的低速起振电路停止工作, 相应的 IO 作为标准的 GPIO 使用。




图 5-3 外部低速时钟时序图

表 5-14 外部低速时钟特性

符号	参数 ⁽¹⁾	最小值	典型值	最大值	单位
f_{LSE_ext}	用户外部时钟频率	-	32.768	1000	kHz
V_{LSEH}	输入引脚高电平电压	0.7* V_{CC}	-	-	V
V_{LSEL}	输入引脚低电平电压	-	-	0.3* V_{CC}	V
$t_W(LSEH)$ $t_W(LSEL)$	输入高或低的时间	450	-	-	ns
$t_r(LSE)$ $t_f(LSE)$	输入上升/下降的时间	-	-	50	ns

1. 由设计保证, 不在生产中测试。

5.3.6.3. 外部低速晶体

可以通过外接 32.768 kHz 的晶体/陶瓷谐振器。在应用中, 晶体和负载电容应该尽可能靠近管脚, 这样可以使输出变形和启动稳定时间最小化。

表 5-15 外部低速晶体特性

符号	参数	条件 ⁽¹⁾	最小值	典型值	最大值	单位
$I_{CC}^{(4)}$	LSE 功耗	LSE_DRIVER [1:0] = 00, $R_m = 80 \text{ k}\Omega$, $C_L = 6 \text{ pF}$	-	0.60	-	μA
		LSE_DRIVER [1:0] = 01, $R_m = 80 \text{ k}\Omega$, $C_L = 6 \text{ pF}$	-	0.65	-	
		LSE_DRIVER [1:0] = 10, $R_m = 70 \text{ k}\Omega$, $C_L = 12.5 \text{ pF}$	-	0.90	-	
		LSE_DRIVER [1:0] = 11, $R_m = 70 \text{ k}\Omega$, $C_L = 12.5 \text{ pF}$	-	1.15	-	
$t_{SU(LSE)}^{(3) (4)}$	启动时间	LSE_DRIVER [1:0] = 00, $R_m = 80 \text{ k}\Omega$, $C_L = 6 \text{ pF}$	-	0.80	-	s
		LSE_DRIVER [1:0] = 01, $R_m = 80 \text{ k}\Omega$, $C_L = 6 \text{ pF}$	-	0.59	-	
		LSE_DRIVER [1:0] = 10, $R_m = 70 \text{ k}\Omega$, $C_L = 12.5 \text{ pF}$	-	0.61	-	
		LSE_DRIVER [1:0] = 11, $R_m = 70 \text{ k}\Omega$, $C_L = 12.5 \text{ pF}$	-	0.35	-	

1. 晶体/陶瓷谐振器特性基于制造商给出的数据手册。
2. 由设计保证, 不在生产中测试。
3. $t_{SU(LSE)}$ 是从启用(通过软件)到时钟振荡达到稳定的启动时间, 针对标准晶体/谐振器测量的, 不同晶体/谐振器可能会有很大差异。
4. 数据基于考核结果, 不在生产中测试。

5.3.7. 内部高频时钟源 HSI 特性

表 5-16 内部高频时钟源特性

符号	参数	条件	最小值	典型值	最大值	单位
f_{HSI}	HSI 频率	$T_A = 25^\circ C, V_{CC} = 3.3 V$	-	8	-	MHz
			-	16	-	
			-	24	-	
			-	48	-	
$\Delta_{Temp(HSI)}$	HSI 频率温度漂移	$T_A = 25^\circ C, V_{CC} = 3.3 V$	-1	-	1	%
		$T_A = -20 \sim 85^\circ C$	-1.5	-	1.5	
		$T_A = -40 \sim 105^\circ C$	-2	-	2	
$f_{TRIM}^{(1)}$	HSI 微调精度	-	-	0.1	-	%
$D_{HSI}^{(1)}$	占空比	-	45 ⁽¹⁾	-	55 ⁽¹⁾	%
$t_{Stab(HSI)}$	HSI 稳定时间	8 MHz	-	5.5	-	μs
		16 MHz	-	5.6	-	
		24 MHz	-	6.4	-	
		48 MHz	-	7.7	-	
$I_{CC(HSI)}^{(2)}$	HSI 功耗	8 MHz	-	87	-	μA
		16 MHz	-	96	-	
		24 MHz	-	125	-	
		48 MHz	-	191	-	

- 由设计保证, 不在生产中测试。
- 数据基于考核结果, 不在生产中测试。

5.3.8. 内部低频时钟源 LSI 特性

表 5-17 内部低频时钟特性

符号	参数	条件	最小值	典型值	最大值	单位
f_{LSI}	LSI 频率	$T_A = 25^\circ C, V_{CC} = 3.3 V$	-	32.768	-	kHz
$\Delta_{Temp(LSI)}$	LSI 频率温度漂移	$T_A = 25^\circ C, V_{CC} = 3.3 V$	-4 ⁽²⁾	-	4 ⁽²⁾	%
		$T_A = 0 \sim 85^\circ C$	-5 ⁽²⁾	-	5 ⁽²⁾	
		$T_A = -40 \sim 105^\circ C$	-8 ⁽²⁾	-	8 ⁽²⁾	
$f_{TRIM}^{(1)}$	LSI 微调精度	-	-	0.2	-	%
$t_{Stab(LSI)}^{(1)}$	LSI 稳定时间	-	-	115	-	μs
$I_{CC(LSI)}^{(1)}$	LSI 功耗	-	-	284	-	nA

- 由设计保证, 不在生产中测试。
- 数据基于考核结果, 不在生产中测试。

5.3.9.存储器特性

表 5-18 存储器特性

符号	参数	条件	典型值	最大值 ⁽¹⁾	单位
t_{prog}	页编程时间	$V_{CC} = 2.0 \sim 5.5 \text{ V}$	1.0	1.5	ms
t_{ERASE}	页/扇区/块擦除时间	$V_{CC} = 2.0 \sim 5.5 \text{ V}$	3.5	4.5	ms
I_{CC}	页编程功耗	$V_{CC} = 2.0 \sim 5.5 \text{ V}$	2.1	2.9	mA
	页/扇区/片擦除功耗	$V_{CC} = 2.0 \sim 5.5 \text{ V}$	2.1	2.9	

1. 由设计保证, 不在生产中测试。

表 5-19 存储器擦写次数和数据保持

符号	参数	条件	最小值 ⁽¹⁾	单位
N_{END}	擦写次数	$T_A = -40 \sim 85 \text{ }^{\circ}\text{C}$	100	kcycle
		$T_A = 85 \sim 105 \text{ }^{\circ}\text{C}$	10	
t_{RET}	数据保持期限	10 kcycle $T_A = 55 \text{ }^{\circ}\text{C}$	20	Year
		1 kcycle $T_A = 85 \text{ }^{\circ}\text{C}$	10	

1. 数据基于考核结果, 不在生产中测试。

5.3.10.EFT 特性

表 5-20 EFT 特性

符号	参数	条件	等级
EFT to Power	-	IEC61000-4-4	4B

5.3.11.ESD & LU 特性

表 5-21 ESD & LU 特性

符号	参数	条件	典型值	单位
$V_{ESD(HBM)}$	静态放电电压(人体模型)	ESDA/JEDEC JS-001-2017	4	kV
$V_{ESD(CDM)}$	静态放电电压(充电设备模型)	ESDA/JEDEC JS-002-2018	1	kV
LU	静态 Latch-Up	JESD78E	200	mA

5.3.12.端口特性

表 5-22 IO 静态特性

符号	参数	条件	最小值	典型值	最大值	单位
V_{IH}	输入高电平电压	$V_{CC} = 1.9 \sim 5.5 \text{ V}$	$0.7*V_{CC}$	-	-	V
V_{IL}	输入低电平电压	$V_{CC} = 1.9 \sim 5.5 \text{ V}$	-	-	$0.3*V_{CC}$	V
$V_{hys}^{(1)}$	斯密特迟滞电压	-	-	150	-	mV
$I_{lkg}^{(2)}$	输入漏电流	标准 I/O	$V_{SS} \leq V_{IN} \leq V_{CC}$	-	-	± 1
		Tolerant I/O	$V_{SS} \leq V_{IN} \leq V_{CC}$	-	-	± 1
			$V_{CC} \leq V_{IN} \leq V_{CC} + 1 \text{ V}^{(4)}$	-	-	3
			$V_{CC} + 1 \text{ V} \leq V_{IN} \leq 5.5 \text{ V}$	-	-	1

符号	参数	条件	最小值	典型值	最大值	单位
$R_{PU}^{(3)}$	上拉电阻	-	30	50	70	$k\Omega$
$R_{PD}^{(3)}$	下拉电阻	-	30	50	70	$k\Omega$
$C_{IO}^{(1)}$	引脚电容	-	-	5	-	pF
$t_{ns(EXTI)}^{(1)}$	输入滤波宽度	ENI=1, ENS=1	3	5	10	ns
$t_{ns(I2C)}^{(1)}$	输入滤波宽度	ENI=1, EIIC=1	70	90	120	ns

- 由设计保证, 不在生产中测试。
- 如果在相邻引脚有反向电流倒灌, 则漏电流可能高于最大值。
- 上拉和下拉电阻是设计为一个真正的电阻串联一个可开关的 PMOS/NMOS 实现。
- $V_{CC}+1$ V 的最大值不应超过 5.5 V。

表 5-23 输出电压特性⁽³⁾

符号	参数 ⁽¹⁾	驱动	条件	最小值	典型值	最大值	单位
$V_{OL}^{(2)}$	任意 IO 输出低电平	GPIOx_OSPEEDR = 11	$I_{OL} = 60$ mA, $V_{CC} = 5$ V	-	-	0.6	V
			$I_{OL} = 50$ mA, $V_{CC} = 5$ V	-	-	0.5	
			$I_{OL} = 30$ mA, $V_{CC} = 2.7$ V	-	-	0.4	
			$I_{OL} = 10$ mA, $V_{CC} = 1.9$ V	-	-	0.2	
		GPIOx_OSPEEDR = 10/01	$I_{OL} = 12$ mA, $V_{CC} \geq 2.7$ V	-	-	0.4	
			$I_{OL} = 6$ mA, $V_{CC} \geq 1.9$ V	-	-	0.4	
		GPIOx_OSPEEDR = 00	$I_{OL} = 4$ mA, $V_{CC} \geq 2.7$ V	-	-	0.4	
			$I_{OL} = 2$ mA, $V_{CC} \geq 1.9$ V	-	-	0.4	
$V_{OH}^{(2)}$	任意 IO 输出高电平	GPIOx_OSPEEDR = 11	$I_{OH} = -20$ mA, $V_{CC} = 5.0$ V	$V_{CC}-0.6$	-	-	V
			$I_{OH} = -10$ mA, $V_{CC} = 2.7$ V	$V_{CC}-0.5$	-	-	
			$I_{OH} = -4$ mA, $V_{CC} = 1.9$ V	$V_{CC}-0.4$	-	-	
			$I_{OH} = -10$ mA, $V_{CC} = 2.7$ V	$V_{CC}-0.5$	-	-	
		GPIOx_OSPEEDR = 10/01	$I_{OH} = -4$ mA, $V_{CC} = 1.9$ V	$V_{CC}-0.4$	-	-	
			$I_{OH} = -4$ mA, $V_{CC} = 2.7$ V	$V_{CC}-0.5$	-	-	
		GPIOx_OSPEEDR = 00	$I_{OH} = -2$ mA, $V_{CC} = 1.9$ V	$V_{CC}-0.4$	-	-	
			$I_{OH} = -2$ mA, $V_{CC} = 2.7$ V	$V_{CC}-0.4$	-	-	

- IO 类型可参考引脚定义的术语和符号。
- 数据基于考核结果, 不在生产中测试。
- 对于所有输出的组合, 最大总电流 (包括 V_{OL} 或 V_{OH} 产生的电流总和) 不应超过表 5-2 电流特性中的最大额定值参数 $\Sigma I_{IO(PIN)}$ 。

5.3.13. ADC 特性

表 5-24 ADC 特性

符号	参数	条件	最小值	典型值	最大值	单位
V _{CC}	ADC 供电电压	-	1.9	-	5.5	V
I _{CC}	V _{CC} 引脚电流	f _S = 1.5 Msps	-	1.1	-	mA
C _{ADC} ⁽¹⁾	内部采样和保持电容	-	-	2	-	pF
R _{AIN} ⁽¹⁾⁽³⁾	外部输入阻抗	-	-	-	39	kΩ
R _{ADC} ⁽¹⁾	采样开关电阻	-	-	-	5	kΩ
f _{ADC}	转换时钟频率	V _{REF+} = V _{CC} = 1.9 ~ 2.4 V	-	-	24 ⁽²⁾	MHz
		V _{REF+} = V _{CC} = 2.4 ~ 5.5 V	-	-	48 ⁽²⁾	
		V _{REF+} = V _{REFBUF}	-	-	6.4	
f _S	采样速率	V _{REF+} = V _{CC} = 1.9 ~ 2.4 V	-	-	0.75	Msps
		V _{REF+} = V _{CC} = 2.4 ~ 5.5 V	-	-	1.5	
		V _{REF+} = V _{REFBUF}	-	-	0.2	
t _{CAL} ⁽¹⁾	校准时间	f _{ADC} = 48 MHz	1.33	-	682.67	μs
			64	-	32768	1/f _{ADC}
t _{samp} ⁽¹⁾	采样时间	f _{ADC} = 24 MHz V _{CC} = 1.9 ~ 2.4 V	0.25	-	-	μs
			6	-	519	1/f _{ADC}
		f _{ADC} = 48 MHz V _{CC} = 2.4 ~ 5.5 V	0.125	-	10.81	μs
			6	-	519	1/f _{ADC}
t _{samp_int} ⁽¹⁾	内部通道采样建立时间	-	0.125	-	-	μs
t _{conv} ⁽¹⁾	总转换时间	V _{CC} = 1.9 ~ 5.5 V	32	-	545	1/f _{ADC}
t _{eoc} ⁽¹⁾	转换结束时间	V _{CC} = 1.9 ~ 5.5 V	0.5			1/f _{ADC}

- 由设计保证，不在生产中测试。
- 数据基于考核结果，不在生产中测试。
- 公式 1: R_{AIN} 最大值公式

$$R_{AIN} < \frac{T_S}{f_{ADC} \times C_{ADC} \times \ln(2^{N+2})} - R_{ADC}$$

上述公式用于决定最大外部阻抗，使得误差可以小于 1/4 LSB。其中 N = 12，表示 12 位分辨率。

表 5-25 R_{AIN} max for f_{ADC} = 48 MHz⁽¹⁾

T _S (cycles)	t _S (ns)	R _{AIN} max (kΩ)
6	125.0	0.1
9	187.5	0.33
14	291.7	0.68
22	458.3	1.5
49	1020.8	2.2
99	2062.5	4.7
199	4145.8	12.0

T _s (cycles)	t _s (ns)	R _{AIN max} (kΩ)
519	10812.3	39.0

- 由设计保证, 不在生产中测试。

表 5-26 ADC 静态特性 ($V_{REF+} = V_{CC}$) ⁽¹⁾⁽²⁾⁽³⁾

符号	参数	最小值	典型值	最大值	单位
ET	综合误差	-	±4.0	±6.5	LSB
EO	失调误差	-	± 4.0	± 7.0	LSB
EG	增益误差	-	± 3.0	± 8.0	LSB
DNL	微分线性误差	-	± 1.5	± 2.5	LSB
INL	积分线性误差	-	± 2.5	± 4.0	LSB

- ADC DC 测试之前先做校准。
- 数据基于考核结果, 不在生产中测试。
- 由设计保证, 不在生产中测试。

表 5-27 ADC 动态特性 ($V_{REF+} = V_{CC}$) ⁽¹⁾⁽²⁾⁽³⁾

符号	参数	最小值	典型值	最大值	单位
ENOB	有效位数	9.8	10.2	-	bit
SINAD	信噪失真比	60.5	63.2	-	
SNR	信噪比	60.8	65.8	-	
SFDR	无杂散动态范围	74.4	69.6	-	
THD	总谐波失真	-72.5	-66.6	-	

- ADC DC 测试之前先做校准。
- 数据基于考核结果, 不在生产中测试。
- 由设计保证, 不在生产中测试。

5.3.14. 比较器特性

表 5-28 比较器特性⁽¹⁾

符号	参数	条件	最小值	典型值	最大值	单位
V _{IN} ⁽¹⁾	输入电压范围	-	0	-	V _{CC}	V
t _{START} ⁽¹⁾	启动时间	-	-	-	5	μs
t _D ⁽¹⁾	翻转延时	输出从低翻转到高	-	-	200	ns
		输出从高翻转到低	-	-	150	ns
V _{offset} ⁽¹⁾	失调电压	-	-	±5	-	mV
V _{hys} ⁽¹⁾	迟滞电压	无迟滞功能	-	0	-	mV
		有迟滞功能	-	20	-	mV
I _{CC} ⁽²⁾	工作电流	-	-	250	-	μA

- 由设计保证, 不在生产中测试。

5.3.15.运算放大器特性

表 5-29 运算放大器特性

符号	参数	条件	最小值	典型值	最大值	单位
V_{CC}	供电电压	-	2.5	3.3	5.5	V
V_{IN}	输入电压范围	-	0	-	V_{CC}	V
V_{OUT}	输出电压	$C_{LOAD} \leq 25 \text{ pF}, R_{LOAD} \geq 5 \text{ k}\Omega$	0.2	-	$V_{CC}-0.2$	V
I_{LOAD}	驱动电流	-	-	-	1	mA
$I_{LOAD_PGA}^{(1)}$	驱动电流 (PGA 模式)	-	-	-	0.5	mA
C_{LOAD}	负载电容	-	-	-	25	pF
R_{LOAD}	负载电阻	-	5	-	-	k Ω
V_{offset}	输入失调电压	$T_A = 25^\circ\text{C}$	-	-	± 5	mV
		全电压, 全温度			± 10	
$CMRR^{(1)}$	共模抑制比	频率 1 kHz	-	60	-	dB
$PSRR^{(1)}$	电源抑制比 (相对于 V_{CC}) (静态直流测量)	频率 1 kHz, $C_{LOAD} \leq 25 \text{ pF}, R_{LOAD} \geq 5 \text{ k}\Omega, V_{com} = V_{CC}/2$	-	80	-	dB
		频率 1 MHz, $C_{LOAD} \leq 25 \text{ pF}, R_{LOAD} \geq 5 \text{ k}\Omega, V_{com} = V_{CC}/2$	40	-	-	
		频率 10 MHz, $C_{LOAD} \leq 25 \text{ pF}, R_{LOAD} \geq 5 \text{ k}\Omega, V_{com} = V_{CC}/2$	20	-	-	
$UGBW^{(1)}$	单位增益带宽	$200\text{mV} \leq V_{out} \leq V_{CC}-200 \text{ mV}$	5	10	-	MHz
SR	压摆率(从 10% * V_{CC} 到 90%* V_{CC})	普通模式	-	8	-	V/ μ s
$AO^{(1)}$	开环增益	$100 \text{ mV} \leq V_{out} \leq V_{CC}-100 \text{ mV}$	65	95	-	dB
		$200 \text{ mV} \leq V_{out} \leq V_{CC}-300 \text{ mV}$	75	95	-	
V_{OHSAT}	最大输出饱和电压	$I_{LOAD} = \text{max}$ 或 $R_{LOAD} = \text{min}$, Input at V_{CC} . 跟随模式	$V_{CC}-200$	-	-	mV
V_{OLSAT}	最小输出饱和电压	$I_{LOAD} = \text{max}$ or $R_{LOAD} = \text{min}$, Input at 0. 跟随模式	-	-	200	mV
Φ_m	相位裕度	跟随模式, $V_{com}=V_{CC}/2$	55	65	-	°
GM	增益裕度	跟随模式, $V_{com}=V_{CC}/2$	8	-	-	dB
t_{SU}	建立时间(关闭状态到输出为 98 %* V_{CC})	普通模式, $C_{LOAD} \leq 25 \text{ pF}, R_{LOAD} \geq 5 \text{ k}\Omega$, 跟随模式	-	3	6	μ s
PGA 增益误差	正相增益误差	PGA 增益= 2, $200\text{mV} \leq V_{out} \leq V_{CC} - 200\text{mV}$	-1	-	1	%
		PGA 增益= 4, $200\text{mV} \leq V_{out} \leq V_{CC} - 200\text{mV}$	-2	-	2	
		PGA 增益= 8, $200\text{mV} \leq V_{out} \leq V_{CC} - 200\text{mV}$	-3	-	3	
		PGA 增益= 16, $200\text{mV} \leq V_{out} \leq V_{CC} - 200\text{mV}$	-5	-	5	
	反相增益误差	PGA 增益= -1, $200\text{mV} \leq V_{out} \leq V_{CC} - 200\text{mV}$	-1	-	1	%

符号	参数	条件	最小值	典型值	最大值	单位
		PGA 增益= -3, 200mV ≤ Vout ≤ V _{CC} - 200mV	-2	-	2	
		PGA 增益= -7, 200mV ≤ Vout ≤ V _{CC} - 200mV	-3	-	3	
		PGA 增益= -15, 200mV ≤ Vout ≤ V _{CC} - 200mV	-5	-	5	
电阻网络	R2/R1 (内部电阻比例 (PGA 模式, 正相输入))	PGA 增益= 2	-	640/640	-	kΩ/ kΩ
		PGA 增益= 4	-	960/320	-	
		PGA 增益= 8	-	1120/160	-	
		PGA 增益= 16	-	1200/80	-	
	R2/R1 (内部电阻比例 (PGA 模式, 反相输入))	PGA 增益= -1	-	640/640	-	kΩ/ kΩ
		PGA 增益= -3	-	960/320	-	
		PGA 增益= -7	-	1120/160	-	
		PGA 增益= -15	-	1200/80	-	
eN ⁽¹⁾	电压噪声密度	1 kHz, 输出电阻负载 5 kΩ	-	250	-	uV/√Hz
		10 kHz, 输出电阻负载 5 kΩ	-	90	-	
I _{CC}	OPAMP 工作电流	普通模式、无负载、跟随模式	-	1.3	2.2	mA

1. 由设计保证, 不在生产中测试。

5.3.16. 温度传感器特性

表 5-30 温度传感器特性

符号	参数	最小值	典型值	最大值	单位
T _L ⁽¹⁾	V _{TS} 相对于温度的线性度	-	±2	±5	°C
Avg_Slope ⁽¹⁾	平均斜率	2.3	2.5	2.7	mV/°C
V ₃₀	30 °C (±5 °C) 时的电压	0.74	0.76	0.78	V
t _{START} ⁽¹⁾	进入连续运行模式的启动时间	-	70	120	μs
t _{S_setup} ⁽¹⁾	当读取温度时的 ADC 采样时间	20	-	-	μs

1. 由设计保证, 不在生产中测试。

5.3.17.内置参考电压(V_{REFINT})特性

表 5-31 内置参考电压特性 (V_{REFINT})

符号	参数	最小值	典型值	最大值	单位
V_{REFINT}	内置参考电压	1.17	1.2	1.23	V
$t_{start_VREFINT}$	V_{REFINT} 的启动时间	-	10	15	μs
$T_{coeff_VREFINT}$	V_{REFINT} 温度系数	-	100 ⁽¹⁾	-	ppm/ $^{\circ}C$
I_{CC}	V_{REFINT} 产生的电流损耗	-	12	20	μA

1. 由设计保证, 不在生产中测试。

5.3.18.内置参考电压(V_{REFBUF})特性

表 5-32 内置参考电压特性 (V_{REFBUF})

符号	参数	条件	最小值	典型值	最大值	单位
V_{REF25}	2.5 V 内置参考电压	$T_A = 25^{\circ}C, V_{CC} = 3.3V$	2.475	2.5	2.525	V
V_{REF20}	2.048 V 内置参考电压	$T_A = 25^{\circ}C, V_{CC} = 3.3V$	2.028	2.048	2.068	V
V_{REF15}	1.5 V 内置参考电压	$T_A = 25^{\circ}C, V_{CC} = 3.3V$	1.485	1.5	1.515	V
$V_{REF06PE}$	0.6 V 内置参考电压	$T_A = 25^{\circ}C, V_{CC} = 3.3V$	0.594	0.6	0.606	V
$T_{coeff_VREFBUF}$	V_{REFBUF} 温度系数	$T_A = -40 \sim 105^{\circ}C$	-	120 ⁽¹⁾	-	ppm/ $^{\circ}C$
$t_{start_VREFBUF}$	V_{REFBUF} 的启动时间	-	-	10	15	μs

1. 由设计保证, 不在生产中测试。

5.3.19.COMP 内置参考电压特性

表 5-33 内置参考电压特性 (V_{REFCMP})

符号	参数	条件	最小值	典型值	最大值	单位
ΔV_{abs}	绝对偏差	-	-	$\pm 0.5^{(1)}$	-	LSB
$t_{start_VREFCMP}$	V_{REFCMP} 的启动时间	-	-	10	15	μs

1. 由设计保证, 不在生产中测试。

5.3.20.定时器特性

表 5-34 定时器特性

符号	参数	条件	最小值	最大值	单位
$t_{res(TIM)}$	定时器分辨时间	-	1	-	$t_{TIMxCLK}$
		$f_{TIMxCLK} = 48 MHz$	20.833	-	ns
f_{EXT}	CH1~CH4 的定时器外部时钟频率	-	0	$f_{TIMxCLK}/2$	MHz
		$f_{TIMxCLK} = 48 MHz$	0	24	
$RestIM$	定时器分辨率	TIM1/13/14	-	16	bit
$t_{COUNTER}$	选择内部时钟时 16 位计数器时钟周期	-	1	65536	$t_{TIMxCLK}$
		$f_{TIMxCLK} = 48 MHz$	0.020833	1365	μs

表 5-35 LPTIM 特性(时钟选择 LSI)

预分频	PRESC[2:0]	最小溢出值	最大溢出值	单位
/1	0	0.0305	1998.848	ms
/2	1	0.0610	3997.696	
/4	2	0.1221	8001.9456	
/8	3	0.2441	15997.3376	
/16	4	0.4883	32001.2288	
/32	5	0.9766	64002.4576	
/64	6	1.9531	127998.3616	
/128	7	3.9063	256003.2768	

表 5-36 IWDG 特性(时钟选择 LSI)

预分频	PR[2:0]	最小溢出值	最大溢出值	单位
/4	0	0.122	499.712	ms
/8	1	0.244	999.424	
/16	2	0.488	1998.848	
/32	3	0.976	3997.696	
/64	4	1.952	7995.392	
/128	5	3.904	15990.784	
/256	6 or 7	7.808	31981.568	

5.3.21. 通讯口特性

5.3.21.1. I²C 总线接口特性

I²C 接口满足 I²C 总线规格和用户手册的要求：

- 标准模式 (Sm): 100 kHz
- 快速模式 (Fm): 400 kHz

I²C SDA 和 SCL 管脚具有模拟滤波功能，参见下表。

表 5-37 I²C 滤波器特性

符号	参数	最小值	最大值	单位
t_{AF}	限制过滤器抑制的尖峰持续时间 (短于限制持续时间的尖峰被抑制)	50	260	ns

5.3.21.2. 串行外设接口 SPI 特性

表 5-38 SPI 特性

符号	参数	条件	最小值	最大值	单位
f_{SCK} $1/t_{c(SCK)}$	SPI 时钟频率	主机模式	2.5 ≤ V_{CC} ≤ 5.5 V	-	MHz
			1.9 ≤ V_{CC} < 2.5 V		
		从机模式			
$t_{r(SCK)}$ $t_{f(SCK)}$	SPI 时钟上升和下降时间	负载电容: $C = 15 \text{ pF}$		-	6 ns
$t_{su(NSS)}$	NSS 建立时间	从机模式,		$2 \times T_{pclk}$	- ns
$t_{h(NSS)}$	NSS 保持时间	从机模式		T_{pclk}	- ns
$t_{w(SCKH)}$ $t_{w(SCKL)}$	SCK 的高低电频时间	主机模式		T_{pclk-1}	T_{pclk+1} ns

符号	参数	条件	最小值	最大值	单位
$t_{su(MI)}$ $t_{su(SI)}$	数据输入建立时间	主机模式	4	-	ns
		从机模式	3	-	
$t_h(MI)$ $t_h(SI)$	数据输入保持时间	主机模式	5.5	-	ns
		从机模式	4	-	
$t_a(SO)$	数据输出访问时间	从机模式	9	34	ns
$t_{dis(SO)}$	数据输出结束时间	从机模式	9	16	ns
$t_v(SO)$	数据输出有效时间	从机模式(使能有效沿之后)	-	22	ns
$t_v(MO)$	数据输出有效时间	主机模式(使能有效沿之后)	-	4.5	ns
$t_h(SO)$ $t_h(MO)$	数据输出保持时间	从机模式(使能有效沿之后)	6	-	ns
		主机模式(使能有效沿之后)	2	-	
DuCy(SCK)	SPI 从机输入时钟占空比	从机模式	45	55	%

1. 该参数测试条件为全双工模式。
2. 该参数测试条件为单线模式，全双工模式下最大为 1.5 MHz。




图 5-4 SPI 时序图—slave mode and CPHA=0




图 5-5 SPI 时序图–slave mode and CPHA=1






图 5-6 SPI 时序图–master mode

6. 封装信息


6.1. QFN28 封装尺寸




6.2.TSSOP28 封装尺寸




6.3.QFN24 封装尺寸




6.4. SSOP24 封装尺寸




6.5.QFN20 封装尺寸



6.6.TSSOP20 封装尺寸



7. 订购信息



8. 版本历史

版本	日期	更新记录
V0.1	2025/10/17	预发布版本
V0.2	2025/11/06	新增QFN28封装，更新时钟系统实测数据。
V0.3	2025/12/30	1. 新增TSSOP28、TSSOP20封装 2. 升级到V1B版本
V0.4	2025/12/31	更新表 5-24 ADC特性



Puya Semiconductor Co., Ltd.

声 明

普冉半导体(上海)股份有限公司 (以下简称：“Puya”) 保留更改、纠正、增强、修改 Puya 产品和/或本文档的权利，恕不另行通知。用户可在下单前获取产品的最新相关信息。

Puya 产品是依据订单时的销售条款和条件进行销售的。

用户对 Puya 产品的选择和使用承担全责，同时若用于其自己或指定第三方产品上的，Puya 不提供服务支持且不对此类产品承担任何责任。

Puya 在此不授予任何知识产权的明示或暗示方式许可。

Puya 产品的转售，若其条款与本声明不一致，Puya 对此类产品的任何保修承诺无效。

任何带有 Puya 或 Puya 标识的图形或字样是普冉的商标。所有其他产品或服务名称均为其各自所有者的财产。

本文档中的信息取代并替换先前版本中的信息。

普冉半导体(上海)股份有限公司 - 保留所有权利